| Standard RS232C | 
      FRAME ASINCRONO [21 di 404]  | 
  
| 
     
  | 
  
| La struttura tipica dell'informazione asincrona è detta frame proprio per la sua forma, che tende a corniciare (framed ) il byte di dato, cioè a racchiuderlo tra 2 bit di sincronismo (uno davanti, di start, e uno dietro, di stop). | 
| 
         
  | 
      
| In questo modo il ricevitore asincrono è in grado di sapere quando inizia e quando finisce, anche senza disporre della linea di clock condivisa, tipica dei sistemi sincroni. | 
| 
         
  | 
      
| Il segnale digitale seriale asincrono viene creato dal trasmettitore dell'UART collegato al processore del computer che fornisce il byte, ed è posto sulla linea (con i dovuti livelli di tensione) in questa sequenza temporale: prima il bit di start (sempre un bit a 0 logico), poi i bit del dato, a partire da quello meno significativo (LSB, Least Significant Bit, D0) fino a quello più significativo (MSB, Most Significant Bit, D7) e infine il (o i) bit di stop (sempre un bit a 1 logico). | 
| 
         
  | 
      
| La figura seguente mostra i livelli logici di una linea seriale chiamata a ricevere 2 dati a 8 bit; in essa si nota una importante novità: il bit di parità. | 
| 
     
  | 
  
        ![]()  | 
      
| 
         
  | 
      
| Da notare che l'andamento temporale si riferisce ai bit che entrano in un UART ricevitore; il clock generato localmente da quest'ultimo campionerà ciascun bit (nell'esempio sul fronte di salita) esattamente nella parte centrale della sua durata. | 
  | 
| 
      
       |  
    Porta Seriale | 
      
       | 
    RS232 - FRAME ASINCRONO | 
    
    ![]()  | 
    
    ![]()  | 
    
    
    ![]()  | 
 ||
| 21 di 404 | 
| 
     
  | 
  
        
  | 
    
| 
      
         
        Home 
     | 
      
  | 
    |||||||
      
  | 
       
          
        Motore Ricerca  | 
      
  |