Come Funziona Indirizzi Base Area Comunicaz. Bios
Registri Livello Hardware Livello BIOS Livello DOS
Tecniche d'Interruzione Connettori Cavi Interfaccia
Applicazioni Software Applicazioni Hardware
Download INDICE

 Porta Parallela

Applicazioni Software

  Applicazioni Software

PROGETTO n┬░ 02 - 6/10 [63 di 189] 

               

Analisi del Problema · Analisi del Codice · Procedure importanti · Schema interfaccia · Descrizione dello schema
Porta Parallela - INPUT di Dati a 8 bit - Uso di un Buffer 3-state non invertente 74LS241/74LS244
Analisi delle procedure importanti [1 di 3]

 

bulletVediamo dunque le istruzioni che gestiscono effettivamente il progetto, da inserire al posto dei puntini della figura precedente.
bulletLa descrizione si riferisce alla versione con il buffer 3-state 74LS241, ed Ŕ assolutamente adattabile a quella del '244.
bulletTi consiglio di aprire una seconda finestra con lo schema elettrico dell'interfaccia, durante la lettura della descrizione.
 
      Commuta il selettore sugli Switch "bassi"
bulletLa prima cosa da fare Ŕ abilitare solo il gruppo di 4 buffer 3-state 74LS241 attualmente corrispondenti agli switch sw 3¸sw 0 (rispettivamente attaccati ai pin 11, 13, 15 e 17, ingressi di tipo 2A del '241) al fine di collegarli ai pin 11, 10, 12 e 13 del connettore della parallela, e poterli poi leggere sui corrispondenti bit 7, 6, 5,e 4 del Registro d'ingresso 0379H/0279H; per questo gli ingressi di abilitazione G1 e G2 (pin 1e pin 19 del buffer '241) devono essere forzati entrambi a 1, cosý da rendere attivo solo G2:

               

Progetti con la Porta Parallela Esercizio FACILE Progetto
NB: se il testo nell'Area  ti sembra strano
     
installa il  font
Giobe.TTF: clicca qui!!
Mostra l'Effetto Prova l'eseguibile COM Scarica il codice Sorgente ASM

               

bullet Di fatto, per le finalitÓ del progetto, Ŕ sufficiente che il bit0 sia a forzato 0 dentro il registro della Registro d'uscita 037AH/027AH: poichŔ prima di arrivare sul pin 1 della porta parallela il suo valore logico Ŕ invertito internamente dall'hardware, i piedini di abilitazione del buffer 3-state ricevono effettivamente l'1 necessario per consentire la lettura dei 4 switch meno significativi.
bullet PoichŔ nel progetto viene coinvolto solo il bit0 la scelta di forzare a zero anche tutti gli altri non si ritiene sconveniente e non crea disagio.
bullet Da notare la necessitÓ di attivare un piccolo ritardo per assicurare l'assestamento elettronico del commutatore interno del del buffer 3-state.
 
      Lettura dei 4 Switch meno significativi
bullet Dopo il breve ritardo imposto poco fa, i dati da leggere sono stabili sui 4 pin 11, 10, 12 e 13 del connettore della parallela e possono essere letti sul Registro d'ingresso 0379H/0279H.
bullet Lo schema mette in evidenza che, dopo la lettura, lo stato dei 4 switch meno significativi Ŕ disponibile nei 4 bit pi¨ significativi; inoltre il valore logico proposto sul pin 11 della porta parallela viene invertito internamente dall'hardware, prima di essere letto sul bit7.
bullet Per questo, dopo la fase di lettura, il programma deve provvedere ai relativi aggiustamenti:

               

               

bullet L'operazione di XOR di AL con 80H rovescia il valore logico del solo bit7, lasciando inalterati gli altri; in questo modo si pone rimedio alla inversione prodotta internamente da hardware.
bullet La sequenza delle 4 SHR sposta in basso i 4 bit alti, immettendo al loro posto degli 0: il dato in AL Ŕ dunque, alla fine, del tipo 0000xxxx, con xxxx pari al valore logico effettivo dei 4 switch meno significativi.
bullet La prima fase d'acquisizione Ŕ dunque terminata: l'informazione cosý ottenuta viene salvata nel registro BL.

    

Pagina Precedente Porta Parallela Pagina Successiva PROGETTO n┬░ 02 - 6/10   Torna alla Home della Sezione Lezioni - Vai al DownLoad dei files DOC Torna al Menu di "Dentro al Computer"
63 di 189
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

    

Parallela Come Funziona.. | Indirizzi Base | Area di Comunicazione Bios | Registri | Cavi
Livello Hardware | Livello BIOS | Livello DOS | Tecniche d'Interruzione | Connettori
Applicazioni Software | Progettazione | Interfaccia | Download | INDICE
Home 
Pascal|Manuali|Tabelle|Schede
Tutorial Assembly|Palestra Assembler
Aggiungi Giobe®2000 ai preferiti  
Motore
Ricerca
  Rendi Giobe®2000 pagina di Default
┬ę 2001-2010  -  Studio Tecnico ing. Giorgio OBER
Tutti i diritti sono riservati