 | lo stato del convertitore deve essere letto interrogando
(polling) la linea di
INTR: quando questa linea passa a 0
il dato è pronto. |
| non esiste limite di tempo per leggerlo:
quando si ritiene giunto il momento si attiva (cioè si forza a 0)
la linea RD insieme al segnale
CS
attivato (cioè posto a 0)
solo qualche istante prima. |
| dopo circa 135 ns il dato
viene trasferito sulle otto linee d'uscita (fino a questo momento in alta
impedenza), dal latch interno; da questo
istante ogni momento è buono per leggere il dato attraverso il
Registro d'ingresso
0379H/0279H
della porta parallela, con l'intercessione del
selettore
74LS157.
|
| dopo circa 300 ns il
converter provvede a ripristinare la linea INTR,
riportandola a 1. |
| dopo aver letto il dato bisogna disattivare
(cioè per portare a 1) il
segnale di lettura,
RD (e naturalmente
anche CS); il costruttore
suggerisce di attendere almeno 8 cicli di clock
(cioè almeno o di 12,5
µs con clock a
640 kHz) per garantire che il prossimo controllo sul
segnale di INTR sia attendibile. |
| NB: si può ipotizzare che la lettura avvenga sul
fronte di salita del segnale
RD: dopo 125 ns
da questo istante le 8 linee d'uscita tornano in alta impedenza e il
ciclo si può ritenere concluso. |
