 |
TimeOut Interrupt Pending:
il
bit3
è posto a 1 dagli
UART 16550A (e successivi)
per segnalare che il loro
FIFO contiene bytes in misura inferiore al
massimo (trigger level) previsto e
che il tempo concesso
per riempirlo completamente con nuovi arrivi è terminato (timeout);
questo evento pone anche a 10
la coppia
bit2/bit1,
per segnalare che è
in attesa di essere servita una particolare richiesta di
Received Data Available
Interrupt |
|
Reserved:
il
bit4 è sempre a
0 (non è usato da nessuna versione di
UART) |
|
FIFO enabled:
il
bit5
è posto a 1 (solo) dagli
UART 16750
se il loro FIFO è abilitato al
funzionamento; altrimenti, con bit5 a
0, segnalano di essere in simulazione
8250 |
|
FIFO available:
il
bit6
è posto a 1 dagli
UART 16550A (e successivi)
per segnalare che il loro
FIFO è utilizzabile (altrimenti
bit6=0);
naturalmente è significativo solo se il
bit7=1=FIFO
abilitato |
|
FIFO enabled:
il
bit7
è posto a 1 dagli
UART 16550A (e successivi)
per segnalare che il loro
FIFO è abilitato al funzionamento;
altrimenti, con bit7 a
0, segnalano di essere in simulazione
8250 |
