| Applicazioni Software | PROGETTO n° 03 - 6/9 [73 di 189] | 
| 
 | 
| 
 | ||
| Porta Parallela - INPUT di Dati a 16 bit - Uso di un Buffer 3-state non invertente 74LS244 | ||
| Analisi delle procedure importanti [1 di 3] | 
| 
 | 
|  | Vediamo dunque le istruzioni che gestiscono effettivamente il progetto, da inserire al posto dei puntini della figura precedente; ti consiglio di aprire una seconda finestra con lo schema elettrico dell'interfaccia, durante la lettura della descrizione. | 
| Abilitazione e Lettura dei 4 Switch meno significativi | 
|  | La prima cosa da fare è abilitare solo il gruppo di 4 buffer 3-state 74LS244 corrispondenti agli switch sw3÷sw0 (rispettivamente attaccati ai pin 2, 4, 6 e 8, ingressi di tipo 1A del '244) al fine di collegarli ai pin 11, 10, 12 e 13 del connettore della parallela, e poterli poi leggere sui corrispondenti bit 7, 6, 5,e 4 del Registro d'ingresso 0379H/0279H. | 
|  | Per questo gli ingressi B1, A1 del decoder '139 (pin 3 e pin 2), e quindi i pin 14, pin1 della porta parallela, devono essere forzati a 00. | 
| 
 | 
|  | Poichè il valore logico di queste linee è invertito internamente dall'hardware per assicurare lo 00 necessario sul decoder bisogna scrivere 11 sui 2 bit meno significativi del Registro d'uscita 037AH/027AH. | 
|  | La scelta di scrivere 00000011B sul registro (MOV AL,03H) mette a 11 i bit1, bit0 (necessari per il controllo) ma forza a zero anche tutti gli altri; in generale non è la prassi migliore ma, in questo caso, è irrilevante: | 
| 
 | 
|  |  | Progetto    | NB: se il testo 
      nell'Area
       ti 
      sembra strano installa il font Giobe.TTF: clicca qui!! |  |  |  | 
| 
 | 
|  | Da notare la necessità di attivare un piccolo ritardo per assicurare l'assestamento elettronico del commutatore interno del buffer 3-state. | 
|  | Al termine i dati da leggere sono stabili sui 4 pin 11, 10, 12 e 13 del connettore della parallela e possono essere letti sul Registro d'ingresso 0379H/0279H. | 
| 
 | 
|  | Lo schema mette in evidenza che, dopo la lettura, lo stato dei 4 switch meno significativi è disponibile nei 4 bit più significativi; inoltre il valore logico proposto sul pin 11 della porta parallela viene invertito internamente dall'hardware, prima di essere letto sul bit7. | 
|  | Per questo, dopo la fase di lettura, il programma deve provvedere ai relativi aggiustamenti: | 
| 
 | 
| 
 | 
|  | L'operazione di XOR di AL con 80H rovescia il valore logico del solo bit7, lasciando inalterati gli altri; in questo modo si pone rimedio alla inversione prodotta internamente da hardware. | 
| 
 | 
|  | La sequenza delle 4 SHR sposta in basso i 4 bit alti, immettendo al loro posto degli 0: il dato in AL è dunque, alla fine, del tipo 0000xxxx, con xxxx pari al valore logico effettivo dei 4 switch meno significativi. | 
|  | La prima fase d'acquisizione è dunque terminata: l'informazione così ottenuta viene salvata nel registro BL. | 
| 
 | 
|   | Porta Parallela |   | PROGETTO n° 03 - 6/9 |  |  |  | ||
| 73 di 189 | 
| 
 | 
| 
 | 
| 
 | 
| Home  | 
 | |||||||
| 
 | Motore Ricerca | 
 |