

2 Manuali di Giobe2000

DATA SHEET

74LS244

Ottuplo Buffer 3-state non invertente

Copyright © settembre 2003

Studio Tecnico ing. Giorgio OBER

contatto@giobe2000.it

Il **Tutorial Assembler** è soggetto a costanti aggiornamenti e integrazioni
Verifica le eventuali novità direttamente sul Sito

Copyright www.Giobe2000.it ©




LOGICA TTL - BUFFER TRI@STATE

74LS244



74LS244 - Ottuplo Buffer 3-state non invertente

Il **pin-out** del componente è illustrato dal seguente schema:



Da notare la presenza del piccolo simbolo dentro ciascun triangolino, ad indicare l'implemento di **400mV di isteresi** su ciascuna linea d'ingresso, tale da garantire un notevole miglioramento nella **riduzione del rumore**.

Questo componente contiene **2 gruppi di 4 amplificatori di corrente non invertenti**, ciascuno controllato separatamente da un piedino di abilitazione; la funzione esercitata da ciascuna di esse, $\overline{G1}$ e $\overline{G2}$:

- quando sono attive (cioè a massa, **0**) è quella di consentire il passaggio del livello logico presente in ingresso
- quando non sono attive (cioè scollegate o a **1**) è quella di mettere in **alta impedenza** le 4 uscite del rispettivo gruppo.



INPUT			OUTPUT		
$\overline{G1}$	1A	1Y	$\overline{G2}$	2A	2Y
0	0	0	0	0	0
0	1	1	0	1	1
1	X	HI-Z	1	X	HI-Z

1 livello logico **alto**
 0 livello logico **basso**
 "X" valore logico **indifferente**
 "HI-Z" alta impedenza, **circuito aperto**

E' importante capire cosa significa mettere un'uscita in **alta impedenza**; supponiamo di collegare una tensione ad un resistore:

- la corrente che lo attraversa è soggetta alla Legge di Ohm per cui, a parità di tensione applicata, più grande è la sua resistenza e minore è la corrente che passa.

- se la resistenza elettrica è infinita la corrente è nulla, cioè un resistore con questa caratteristica si comporta come un **circuito aperto**, come se esso stesso fosse **sparito**, lasciando **scollegati** i punti ai quali era collegato..

Dunque, la condizione di alta impedenza delle uscite **scollega praticamente** l'oggetto ad esse collegato dall'ingresso, **anche se fisicamente** la cosa **non si vede!**

Tecnicamente si dice che le uscite di questo componente hanno **3 stati logici**: i consueti **1** e **0** e il terzo stato, detti **HI-Z**, appunto "**alta impedenza**".



LOGICA TTL - BUFFER TRI@STATE

74LS244

- Uno dei 2 importanti impieghi del componente è legato a questa sua caratteristica:
 - di solito collegare tra loro le uscite di 2 oggetti logici è un **errore fatale**: si capisce che, se i livelli presenti sulle 2 uscite sono alternativi, una delle 2 provoca il **cortocircuito** dell'altra (quella a livello 1), forzandola a massa con il suo 0...
 - se una delle 2 è però posta in **Hi-Z** il problema non esiste più, dato che nessun livello logico può essere influenzato da un circuito aperto...




Questa è la base per creare i **bus**, cioè una **struttura a più fili** condivisa tra più dispositivi concorrenti, **praticamente in parallelo** tra di loro; è evidente che questa situazione impone l'uso del bus **solo ad un dispositivo alla volta**, ed è realizzabile solo per intercessione di un componente come il **74LS244** che consente di "scollegare" tutti gli altri, mettendone le uscite in alta impedenza.

- Il secondo importante impiego del componente è come **buffer (Octal Buffers/Line)**; in questo caso la funzione delle abilitazioni, $\overline{G1}$ e $\overline{G2}$, è ininfluente, come la possibilità di forzare le uscite in alta impedenza; per questa ragione esse vanno semplicemente attivate entrambe, collegandole definitivamente a massa.



Per definizione un **buffer** è un **amplificatore di corrente**, cioè un dispositivo che aumenta la capacità di **erogare** di corrente (di solito povere...) del dispositivo a cui è collegato; naturalmente non si tratta di un miracolo: il **buffer**, su ordine del suo ingresso, fornirà una corrente maggiore prelevandola dall'alimentazione...

- In sostanza si rende disponibile su ciascuna uscita una **corrente maggiore** di quella fornita in ingresso; in questo modo il componente si comporta da **interfaccia** tra la **logica di controllo** (collegata all'ingresso, per esempio un processore o un componente logico delicato) e la **periferica controllata** (collegata in uscita, per esempio una batteria di led), **evitando** alla seconda di **caricare troppo** (cioè assorbire corrente) la prima.
- La pagina seguente la consueta tabella delle prestazioni mette in evidenza questa prerogativa.
- Questo componente, disponendo di **controlli di abilitazione separati**, consente di **collegare in parallelo** le uscite di **2 dispositivi a 4 bit**, su un unico bus (ovviamente anch'esso a 4 bit): basta aggiungere esternamente un inverter all'abilitazione di 1 dei 2 gruppi, così che un unico livello di controllo porrà sul bus solo uno dei 2 pacchetti di 4 bit.




- Lo stesso servizio per bus a 4 bit si può avere con il componente **74LS241** che, disponendo di abilitazioni attive su livelli opposti, non necessita nemmeno dell'inverter esterno previsto dallo schema precedente.
- Se si desidera ottenere lo stesso controllo **però con l'inversione del valore logico** dei 2 dispositivi a 4 bit collegati in ingresso, è disponibile il componente **74LS240**, con la stessa logica di controllo d'abilitazione,




LOGICA TTL - BUFFER TRI@STATE

74LS244

- Naturalmente se le 2 abilitazioni sono invece collegate direttamente tra loro è possibile predisporre un'interfaccia adatta al controllo di dispositivi a 8 bit: lo 0 su entrambe trasferirà in uscita il byte d'informazione (sull'ipotetico bus a 8 bit), mentre un livello alto "staccherà" il componente dal bus.



- Nei precedenti disegni suggerisco lo **schema a blocchi** da utilizzare, disponibile anche nella seguente versione:



- La tabella raccoglie le principali **caratteristiche elettriche** del componente (i tempi sono stati rilevati con carico di 667ohm/ 45 pF):

Caratteristiche Elettriche	Valori
potenza dissipata	135 mW (massima con uscita a "1", assorbe 27 mA a 5V)
	230 mW (massima con uscita a "0", assorbe 46 mA a 5V)
	270 mW (massima con uscita Hi-Z, assorbe 54 mA a 5V)
corrente erogata tipica in uscita	15 mA (tipica buffer con uscita a "1")
corrente assorbita tipica in uscita	24 mA (tipica buffer con uscita a "0")
tempo di propagazione massimo da ingresso a uscita	18 ns (fronte di salita) e 18 ns (fronte di discesa)
tempo di abilitazione massimo da enable a uscita	23 ns (verso uscita a "1") e 30 ns (verso uscita a "0", 5 pF)
tempo di disabilitazione massimo da enable a uscita	25 ns (da uscita a "1") e 18 ns (da uscita a "0", 5 pF)