| bit7 |
bit6 |
bit5 |
bit4 |
bit3 |
bit2 |
bit1 |
bit0 |
port_D |
03FDH
- 02FDH -
03EDH
- 02EDH |
|
LSR |
Line Status Register
(lettura) |
| |
|
|
|
|
|
|
1 |
1 =
Received Data Ready
o
Data
Available: nuovo
dato trasferito dal registro a scorrimento
RSR al
RBR [port_8]
o nel
FIFO in
Ricezione (16550A)
0 = non appena il processore estrae il dato dal
RBR (o
dal
FIFO) oppure se il processore azzera il
contenuto del FIFO
in Ricezione |
| |
|
|
|
|
|
1 |
|
1 = ricezione gravata da errore di sovrapposizione
(Overrun Error)
0 = non
appena il registro LSR viene letto |
| |
|
|
|
|
1 |
|
|
1 = ricezione gravata da errore di
parità (Parity Error): prima del bit di stop l'UART
ha rilevato nel dato ricevuto un numero di bit a 1
diverso da quello (pari o
dispari) previsto dalla programmazione del
Registro
di Controllo Linea [port_B]
0 = non appena il registro LSR
viene letto |
| |
|
|
|
1 |
|
|
|
1 = ricezione gravata da errori
di composizione (Framing
Error)
0 = non appena il registro LSR
viene letto |
| |
|
|
1 |
|
|
|
|
1 = è presente un
segnale di Break (Break
Interrupt)
0 = non appena il registro LSR
viene letto |
|
|
|
1 |
|
|
|
|
|
1 =
THR [port_8]
o
FIFO in
Trasmissione (16550A) vuoto
(Transmitter Holding Register
Empty)
0 = non appena un nuovo carattere da
trasmettere entra
nel THR (o nel
FIFO) |
| |
1 |
|
|
|
|
|
|
1 = non ci sono dati da trasmettere,
registro
TSR e
THR [port_8]
o
FIFO in Trasmissione
(16550A)
vuoti (Data
Holding Register Empty)
0 = non appena un nuovo carattere da trasmettere entra
nel TSR |
|
0 |
|
|
|
|
|
|
|
riservati, non utilizzati, sempre a
0 logico
(8250/16450)
1 = nel
buffer FIFO in
Ricezione sono presenti bytes gravati da
errori (di
sovrapposizione, di parità
o
di composizione o
di break) (16550A)
0 = non appena il registro LSR
viene letto, se non ci sono altri bytes non corretti |
