| bit7 |
bit6 |
bit5 |
bit4 |
bit3 |
bit2 |
bit1 |
bit0 |
port_B |
03FBH
- 02FBH -
03EBH
- 02EBH |
|
LCR |
Line Control Register
(lettura/scrittura) |
| |
|
|
|
|
|
x |
x |
stabiliscono (Word Length)
il
numero di bit previsti per ogni
carattere trasmesso o ricevuto:
11
=
8 bit
10
=
7 bit
01
=
6 bit
00
=
5 bit |
| |
|
|
|
|
0/1 |
|
|
stabilisce (Stop bits) il
numero di stop previsti per completare il
frame del dato seriale:
0 = 1 bit di stop
1 = 2 bit di stop
(o 1½ bit di stop,
con caratteri a 5 bit,
cioè con i
bit0/bit1=00) |
| |
|
|
|
0/1 |
|
|
|
stabilisce (Parity Enable)
se il frame
seriale asincrono prevede la presenza
del bit di parità:
0 = nessuna parità
1 = parità abilitata |
| |
|
|
0/1 |
|
|
|
|
stabilisce (Parity
Control) il criterio scelto per verificare
la parità (solo se bit3=1=parità
abilitata):
0 =
si utilizza parità dispari (odd)
1 =
si utilizza parità pari (even) |
| |
|
0/1 |
|
|
|
|
|
introduce (Sticky
Parity) una
variante sul valore del
bit di parità (solo se bit3=1=parità
abilitata):
0 = valore dinamico, qualificato
dal valore del
bit4
1
= valore fisso (parità
bloccata), sempre uguale a
1 (se
bit4=0) o a 0 (se
bit4=1) |
| |
0/1 |
|
|
|
|
|
|
0 = in
condizioni normali
1
=
Transmit break:
il trasmettitore pone in continuazione il livello logico
0 (SPACE)
sulla linea |
|
0/1 |
|
|
|
|
|
|
|
0 = in
condizioni normali: l'indirizzo
[port_8]
punta il
Registro
di Ricetrasmissione Dati e
l'indirizzo
[port_9]
punta il
Registro
di Abilitazione delle Interruzioni
1
= gli indirizzi
[port_8]
e
[port_9]
puntano i 2
Registri
divisori di Baud Rate |
